回首頁 到查詢結果 [ subject:"Integrated circuits- Verification." ]

Logic synthesis and verification alg...
Somenzi, Fabio.

FindBook      Google Book      Amazon      博客來     
  • Logic synthesis and verification algorithms
  • 紀錄類型: 書目-語言資料,印刷品 : Monograph/item
    正題名/作者: Logic synthesis and verification algorithms/ by Gary D. Hachtel, Fabio Somenzi.
    作者: Hachtel, Gary D.
    其他作者: Somenzi, Fabio.
    出版者: Boston :Kluwer Academic Publishers, : c2002.,
    面頁冊數: xxxi, 564 p. :ill., digital ;26 cm.
    Contained By: Springer e-books
    標題: Computer-aided design. -
    電子資源: http://dx.doi.org/10.1007/b117060
    ISBN: 9780306475924 (electronic bk.)
館藏地:  出版年:  卷號: 
館藏
  • 1 筆 • 頁數 1 •
  • 1 筆 • 頁數 1 •
多媒體
評論
Export
取書館
 
 
變更密碼
登入