鏈結動態電壓調整之低功率晶片網路的設計與評估 = = Design a...
張兆宏

FindBook      Google Book      Amazon      博客來     
  • 鏈結動態電壓調整之低功率晶片網路的設計與評估 = = Design and Evaluation of a Low-Power On-Chip Network Based on Dynamic Voltage Scaling with Links /
  • 紀錄類型: 書目-語言資料,印刷品 : Monograph/item
    正題名/作者: 鏈結動態電壓調整之低功率晶片網路的設計與評估 = / 張兆宏撰
    其他題名: Design and Evaluation of a Low-Power On-Chip Network Based on Dynamic Voltage Scaling with Links /
    其他題名: Design and Evaluation of a Low-Power On-Chip Network Based on Dynamic Voltage Scaling with Links
    作者: 張兆宏
    出版者: [花蓮縣壽豐鄉] : [國立東華大學資訊工程學系], : 民92[2003],
    面頁冊數: 8,61面 : 圖,表 ; 30公分
    附註: 指導教授︰紀新洲
    標題: 低功率 -
    電子資源: http://134.208.10.124/ETD-db/ETD-search-c/view_etd?URN=etd-0730103-170607PDF全文
館藏地:  出版年:  卷號: 
館藏
  • 1 筆 • 頁數 1 •
 
GE0034618 五樓論文區 (5F Theses & Dissertations) 03.不外借_N 本校碩士論文 T 312.9 1133 一般使用(Normal) 在架 0
  • 1 筆 • 頁數 1 •
多媒體
評論
Export
取書館
 
 
變更密碼
登入