晶片網路架構之容錯尋徑設計與評估 = = Design and Eva...
陳文殊

FindBook      Google Book      Amazon      博客來     
  • 晶片網路架構之容錯尋徑設計與評估 = = Design and Evaluation of Fault-Tolerant Routing for Network-on-Chip Architectures /
  • 紀錄類型: 書目-語言資料,印刷品 : Monograph/item
    正題名/作者: 晶片網路架構之容錯尋徑設計與評估 = / 陳文殊撰
    其他題名: Design and Evaluation of Fault-Tolerant Routing for Network-on-Chip Architectures /
    其他題名: Design and Evaluation of Fault-Tolerant Routing for Network-on-Chip Architectures
    作者: 陳文殊
    其他作者: 紀新洲
    出版者: [花蓮縣壽豐鄉 : 國立東華大學資訊工程學系], : 民98[2009],
    面頁冊數: 13,103面 : 圖,表 ; 30公分
    附註: 指導教授︰紀新洲
    標題: 內部連結網路 -
    電子資源: http://etd.lib.ndhu.edu.tw/ETD-db/ETD-search-c/view_etd?URN=etd-0728109-234331PDF全文
館藏地:  出版年:  卷號: 
館藏
  • 1 筆 • 頁數 1 •
 
GE0101022 五樓論文區 (5F Theses & Dissertations) 03.不外借_N 本校碩士論文 T 312.9 7501.1 2009 一般使用(Normal) 在架 0
  • 1 筆 • 頁數 1 •
多媒體
評論
Export
取書館
 
 
變更密碼
登入