微處理機位址匯流排之低功率架構設計 = = Architectural...
吳長隆

FindBook      Google Book      Amazon      博客來     
  • 微處理機位址匯流排之低功率架構設計 = = Architectural support for low-power microprocessor address buses /
  • 紀錄類型: 書目-語言資料,印刷品 : Monograph/item
    正題名/作者: 微處理機位址匯流排之低功率架構設計 = / 吳長隆撰
    其他題名: Architectural support for low-power microprocessor address buses /
    其他題名: Architectural support for low-power microprocessor address buses
    作者: 吳長隆
    其他作者: 紀新洲
    出版者: 民88[1999],
    面頁冊數: v,83面 : 圖,表格 ; 30公分
    附註: 指導教授: 紀新洲
    標題: 電腦學 -
館藏地:  出版年:  卷號: 
館藏
  • 1 筆 • 頁數 1 •
 
GE0015121 五樓論文區 (5F Theses & Dissertations) 03.不外借_N 本校碩士論文 T 312.9 2677 一般使用(Normal) 在架 0
  • 1 筆 • 頁數 1 •
評論
Export
取書館
 
 
變更密碼
登入