具容忍時序錯誤之心脈陣列的設計架構 = = A Design Fram...
賴俊年

FindBook      Google Book      Amazon      博客來     
  • 具容忍時序錯誤之心脈陣列的設計架構 = = A Design Framework of Systolic Arrays for Tolerating Timing Errors /
  • 紀錄類型: 書目-語言資料,印刷品 : Monograph/item
    正題名/作者: 具容忍時序錯誤之心脈陣列的設計架構 = / 賴俊年撰
    其他題名: A Design Framework of Systolic Arrays for Tolerating Timing Errors /
    其他題名: A Design Framework of Systolic Arrays for Tolerating Timing Errors
    作者: 賴俊年
    其他作者: 紀新洲
    出版者: [花蓮縣壽豐鄉] : [國立東華大學電機工程學系], : 2012[民101],
    面頁冊數: 11,82面 : 圖,表 ; 30公分
    附註: 指導教授:紀新洲
    電子資源: http://134.208.29.93/cgi-bin/cdrfb3/gsweb.cgi?ccd=xZ3ZHR&o=e2&dbid=I%2B3%3D%3C19%2A%3B%25%2B&dbpathf=/opt/cdrfb3/db/stdcdrf/&fuid=01&dbna=
館藏地:  出版年:  卷號: 
館藏
  • 1 筆 • 頁數 1 •
 
GE0128208 五樓論文區 (5F Theses & Dissertations) 03.不外借_N 本校碩士論文 T 448.6 5728 2012 一般使用(Normal) 在架 0
  • 1 筆 • 頁數 1 •
多媒體
評論
Export
取書館
 
 
變更密碼
登入